Semestre 2015/1
- Curso: Engenharia Elétrica
- Turmas: 1888
- Carga Horária: 60 Horas-Aula
- Número de Créditos: 4
- Nome dos Professores:
- Paulo Villa
- Horário das Aulas:
- Ter 19:00 - 22:15
Ementa
Representação de dados e tabela-verdade usando HDL. Estruturas de Controle em HDL. Circuitos Sequenciais usando HDL. Contadores e Registradores utilizando HDL. Multiplexadores e demultiplexadores em HDL. Comparadores em HDL. Conversores de código em HDL. Conversores A/D e D/A. Dispositivos de Memória. Introdução aos dispositivos lógicos programáveis.
Objetivos
Aprimorar as habilidades dos alunos referentes ao uso de linguagens de descrição de hardware para síntese de circuitos lógicos sequênciais visando o uso em dispositivos lógicos reconfiguráveis.
Avaliação
Duas provas (P1 e P2) induviduais sem consulta e um trabalho prático de implementação (T)
- P1 - 14/04/2015
- P2 - 23/06/2015
- T - 07/07/2015
- Segunda Chamada - 30/06/2015
- AF - 14/07/2015
Média do semestre (MS) é composta por:
MS = (P1 + P2 + T)/3
Condições para a aprovação:
Sem AF: frequência > 75% e MS >= 7,0
Com AF: frequência > 75% e (MS+AF)/2 >= 6,0
Bibliografia
- Vahid, F. "Sistemas digitais : projeto, otimização e HDLs". Porto Alegre, Bookman, 2011, ISBN 9788577802371.
- Bezerra, E.A.; Lettnin, D.V. "Synthesizable VHDL Design for FPGAs", Springer International Publishing, 2013.
Ferramentas e Materiais
Organização das Aulas
| Aula | Conteúdo |
| 03/03/2015 |
Apresentação da disciplina, Introdução.
Slides: [vahid], [bezerra]
Livro - Capítulo [1]
|
| 10/03/2015 |
Implementação de circuitos combinacionais (somador Ripple-Carry Adder - half/full-adder) usando VHDL e fluxo de desenvolvimento Xilinx ISE.
Tutorial Xilinx ISE + Nexys 3
|
| 17/03/2015 |
Projeto Hierárquico (modularização), Simulação funcional (testbench), Multiplexadores, Decodificadores.
Projeto Somador com Modulos (ISE 14.7) [somador.rar]
|
| 24/03/2015 |
Circuitos Sequenciais - Latches e Flip-flops, Atraso do circuito, Frequência de operação (Relógio).
Projeto Flip-flop D conectado aos Leds (ISE 14.7) [ffd_leds.rar]
|
| 31/03/2015 |
Circuitos Sequenciais - Características Temporais
Flip-flop D com 4 bits [ffd_4bits.vhd]
|
| 07/04/2015 |
Exercícios/Dúvidas
Projeto FFD/Somador/Decodificador (ISE 14.7) [ffd_sum_decod.rar]
|
| 14/04/2015 |
P1
|
| 21/04/2015 |
Feriado - Tiradentes
|
| 28/04/2015 |
Correção da P1, Registradores, Simulação Temporal.
|
| 05/05/2015 |
Máquinas de estados finitos (FSM).
|
| 12/05/2015 |
Laboratório - FSM Moore e Mealy, Implementação de máquinas de estados em VHDL.
Projeto FSM Moore (ISE 14.7) [moore_fsm.rar] - [contascii.vhd]
|
| 19/05/2015 |
Laboratório - FSMs como controladores.
|
| 26/05/2015 |
Registradores, Contadores, Conversores de Código.
Projeto FSM display_mux (ISE 14.7) [display_mux.zip]
|
| 02/06/2015 |
Dispositivos de Memória, Apresentação do
trabalho final.
|
| 09/06/2015 |
Desenvolvimento do
trabalho final/Exercícios/Dúvidas.
|
| 16/06/2015 |
Laboratório - Desenvolvimento
trabalho final/Exercícios/Dúvidas.
Projeto FSM display_mux_v2 (ISE 14.7) funcionando na Nexys3 [display_mux_v2.rar]
|
| 23/06/2015 |
P2
|
| 30/06/2015 |
Dúvidas / Segunda Chamada
|
| 07/07/2015 |
Laboratório - T - Apresentação do Trabalho.
|
| 14/07/2015 |
Avaliação Final (AF) |
|